1/1 ページ

PATENT ABSTRACTS OF JAPAN

(11)Publication number :

02-118811

(43)Date of publication of application: 07.05.1990

(51)Int.CI. G06F 1/08 G06F 1/04 G06F 15/78


(21)Application number: 63-273603 (71)Applicant: NEC CORP


(22)Date of filing: 28.10.1988 (72)Inventor: YOSHIZAWA KAZUTOSHI

(54) MICRO-COMPUTER

(57)Abstract:

PURPOSE: To set the action speed of a CPU in accordance with an accessed memory space to real time and to reduce the energy consumption by decoding an address and switching the clock source supplied to the CPU. CONSTITUTION: A program area to operate a CPU at a low speed is made into a block A and an area to operate at a high speed is made into a block B. Then, when a program counter 1 becomes the value of the area of the block A, an address decoder 2 outputs a signal '0' to select a CPU clock source f1, a clock selecting circuit 3 selects the source f1 and a clock generating circuit 4 generates a low speed clock. Next, when the high speed is necessary, the branching instruction to the block B is executed, the program counter 1 becomes the value of the area of the block B, and then, a source f2 is selected and the high speed processing is executed. Thus, by converting the action speed to the real time, the energy consumption can be reduced.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

9日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-118811

@Int. Cl. 5

識別記号

庁内整理番号

7459-

個公開 平成2年(1990)5月7日

1/08 G 06 F

1/04 15/78

301

7459-5B 7343-5B -5B

G 06 F 1/04

Z 3 2 0

審査請求 未請求 請求項の数 1 (全5頁)

50発明の名称

マイクロコンピユータ

20特 顧 昭63-273603

昭63(1988)10月28日 @出

@発 明 者 吉

和 俊 東京都港区芝5丁目33番1号 東京都港区芝5丁目33番1号

日本電気株式会社内

勿出 頣 人 日本電気株式会社 四代 理 弁理士 内原

発明の名称

マイクロコンピュータ

特許請求の範囲

マイクロコンピュータのメモリ空間をアドレッ シングするアドレスポインタと、前記アドレスポ インタが出力するアドレス信号をデコードしてア ドレス空間識別信号を出力するアドレスデコーダ と、複数のCPUクロックソース信号と、前記ア ドレスデコーダの出力するアドレス空間識別信号 に基づき前記複数のCPUクロックソース信号の うちの1つを選択する選択回路と、前記選択回路 で選択されたCPUクロックソース信号に基づ き、CPUクロックを発生するCPUクロック発 生回路とを含んで構成される事を特徴とするマイ クロコンピュータ。

発明の詳細な説明

〔産業上の利用分野〕

本発明はマイクロコンピュータに関し、特に CPUクロックソース信号として複数のクロック 信号から選択可能なマイクロコンピュータに関す

〔従来の技術〕

マイクロコンピュータは民生分野、産業分野等 のさまざまな分野で応用されているが、これらの 応用分野によりマイクロコンピュータに要求され る処理速度や消費電力といった性能もさまざまで ある。更に、ある一つのシステムにおいてもマイ クロコンピュータが制御する内容は多種多様であ

例えば、カメラへの応用では低消費電力である ことが絶対条件であるが、メカニカルコントロー ル時は高速処理を必要とし、かつ電力消費が増大 する。一方、非摄影時におけるスイッチやボタン 押下検出、日付表示等は高速処理を必要としな い。従って、メカニカルコントロール時とそうで ない場合とで、処理速度を変えて平均の消費電力

特開平2-118811 (2)

をできる限り低くすれば、使用電池の野命を長くする上で非常に有効である。これらの速度や電力といった問題は、マイクロコンピュータの動作クロックに依存するもので、その処理内容に応じて動作クロックを変更できることは重要である。

4 (1)

ここで、従来のマイクロコンピュータでは、 発振回路の信号や外部からの入力クロックを発生した動作クロックを発生して動作クロックを発生しており、通常は発振回路に接続する発振子の周波を変えるか、あるいは外部次えることはできた。 処理内容に応じて速度を変えることは不可能である。

一方、近年では日本電気製マイクロコンピュータルPD7519のようにCPUの動作速度を切替える為のモードレジスタを内蔵し、発掘回路出力あるいは外部入力クロックを分周する分周回路の異なる分周段出力の中から、1つの分周出力を命令操作により選択してCPUの動作クロックを変更できるマイクロコンピュータも登場している。

速度が遅くなるという欠点を有している。特に、 この応答速度が問題になるようなアプリケーショ ンでは結局通常の動作時も高速動作モードにして おかざるをえないという欠点があり、やはり平均 消費電力が大きくなってしまう。

〔課題を解決するための手段〕

〔実施例〕

次に、本発明の実施例について図面を参照して

[発明が解決しようとする課題]

前者の場合は動作速度の切替ができないためのできないたののはさないないないでを理内内ではないない。 おような発振周波数あるいは外部のでクロのでのでのでのである。 な数を設定せざるをえず、それ故動作電源ののでのでのでのでのでのでのでのでのでのでのでのでのでのでのでのでは、またのでのでは、なるというでは、はいいのでは、はいいのでは、なるというでは、なるというでは、なるというである。

説明する.

第1図は本発明の第1の実施例のブロック図で あり、プログラムカウンタ1と、前記プログラム カウンタ1でアクセスされるプログラムメモリ5 (以下、ROMと称す)と、プログラムカウンタ 1 が出力するアドレス信号をデコードしてアドレ ス空間識別信号を出力するアドレスデコーダ3 と、2種類のCPUクロックソース信号(1)と f2と、アドレスデコーダ3の出力するアドレス 空間識別信号に基づき2種類のCPUクロックソ ース信号 1 1 又は 1 2 の一方を選択する選択回路 3と、選択回路3で選択されたCPUクロック ソース信号 f 1 又は f 2 のクロックを分周して CPUクロックを発生するCPUクロック発生回 路4とから構成される。CPUクロックソース信 号f, はCPUを超低速で動作させるため32.768 kHz, CPUクロックソース信号f2 はCPU を高速で動作させるため 4.19M H z とする。即 ち、CPUクロックソース信号 f 1 と f 2 では 1:128の速度比となる。プログラムカウンタ

特開平2-118811 (3)

1は14ビットで、ROM5は16Kバイトとする。

第2図は16KバイトのROM空間を示す図 で、説明を簡単にする為に、CPUを低速で動作 させるプログラム領域を0000m~1FFFm (H は 1 6 進数を示す) のブロック A とし、C・ PUを高速で動作させるプログラム領域を200 Он ~3FFFH のブロックBとする。従って、 アドレスデコーダ 2 は、プログラムカウンタ 1 が ブロックAの領域の値となるとCPUクロックソ ース!」を選択する信号 '0' を出力し、クロッ ク選択回路3によりCPUクロックソースfiが 選択され、CPUクロック発生回路4はクロック ソース!1 に基いた低速のCPUクロックを発生 する. ブロックAの領域のプログラム実行中に高 速動作が必要な処理が発生した場合には、ブロッ クBの領域内に分岐する分岐命令を実行する。ア ドレスデコーダ2は、分岐命令実行によりプログ ラムカウンタ 1 がブロック B の 領域の 値となると CPUクロックソース f a を選択する信号 ' 1'

従って、処理内容に応じて、低速助作で問題のない処理ルーチンをブロックA内に配置し、高速動作を要する処理ルーチンをブロックB内に配証することにより、各処理に対応した速度でCPUを動作させることができる。

本実施例ではブロックAの領域を0000m~ 1FFFm. ブロックBの領域を2000m~ 3FFFmとしたために、アドレスデコーダ2 は、プログラムカウンタ1の出力全ビットをデコードする必要はなく、最上位ビットだけをデコー

ドすれば良い。

ROM空間の分割の仕方は本実施例に限定されないことはもちろんで、適宜定めることができ、それに応じてアドレスデコーダ2のデコードの方法も定めれば良い。

第3図はROM内部に削込み発生時の削込みベクターテーブルを持っている場合のROM構成を示す図で、削込a~削込cの各ベクター削込みに対応して、割込処理ルーチンのスタートアドレスを格納している。

クロックに切替えて助作する。

尚、ベクター翻込み発生時にベクターテーブル 内のスタートアドレス参照のためにベクターテー ブル自身のアドレッシングをするが、この場合は ブロック A 内のアドレスとしてデコードしても良いし、スタートアドレスがプログラムカウンタ1 に設定されるまでは直前のアドレスを保持する ようにアドレスデコーダ回路 2 を構成しても良い。

第4図は本発明の第2の実施例を示すブロック図である。

実施例1はプログラムメモリのアドレッシングを例に説明したが、本実施例はデータメモリ空間のアドレッシングに適用した場合である。第1図と同一番号で示した部分は同一機能を有するので説明を省略する。

データポインタ 6 は、データメモリ空間をアドレッシングする際に使用するデータポインタで、各種周辺ハードウェア 7 - 1 ~ 7 - n がメモリマッピングされており、データバス8を介して周辺

特開平2-118811(4)

ハードウェアフー1~フーnに対するリード又は ライトアクセスする際は、データポインタ6によ りアドレス指定する。データポインタ6が出力す るメモリアドレスは、アドレスデコーダ2でデコ ードされる。周辺ハードウェア7-1が高速処理 アクセスを要する場合には、アドレスデコーダ 2 は周辺ハードウェア7-1のアドレスをデコード することにより、CPUクロックソース12を指 定する信号 '1' を出力し、クロック選択回路3 によりCPUクロック発生回路4に高速のクロッ クソースfaを供給する。データポインタ6は、 他の周辺ハードウェアをアクセスするまでは以前 の値を保持しているので、周辺ハードウェア7-1 に対しアクセスしている間は、CPUは高速の クロックで動作し続ける。低速動作でアクセスす る周辺ハードウェアに対しては、アドレスデコー ダ2はCPUクロックソースf」を指定する信号 10 7 を出力し、クロック選択回路3は低速の C PUクロックソースfiを選択する。

尚、CPUクロックソースは実施例で示した2

第2 図はアログラムメモリを示す図、第3 図は割込みベクターテーブルを併記したアログラムメモリの図、第4 図は第2 の実施例のブロック図である。

1 … プログラムカウンタ、 2 … アドレスデコーダ、 3 … クロック選択回路、 4 … C P U クロック発生回路、 5 … プログラムメモリ(R O M)、 6 … データポインタ、 7 - 1 ~ 7 - n … 周辺ハードウェア 1 ~ n 、 8 … データバス。


代理人 弁理士 內 原



種類に限定されることなく必要に応じて増加することができ、またマイクロコンピュータに接続する発振子を複数持ってその中から選択しても良いし、1つの発振子の発振出力を分周した複数のクロックソースから選択するようにしても良い。 (発明の効果)

図面の簡単な説明

第1図は本発明の第1の実施例のブロック図、



第 / 図

特開平2-118811 (5)

